意法半導體出席了2007年2月11-15日加州舊金山國際固態電子電路會議的九個研討會，提交的論文將涉及多個技術應用領域，從在無線連接、存儲器、射頻模塊、基帶信號和傳感器等領域取得的具體進步，到對納米時代半導體產業需求的概述。 　　緊扣“IC設計的四維”的大會主題，意法半導體的Crolles2聯盟負責人Hartmann將在大會開幕這一天宣讀一篇題目為《走向新的納米電子宇宙學》的特邀論文。這篇論文將審視未來產品進一步微型化和通用可制造性設計（GDfM）概念所固有的種種挑戰，通用可制造性設計概念要求把物理、電學、機械和過程的建模和仿真緊密地結合在一起，即新的納米電子宇宙學的四維。 　　在射頻模塊研究會上，ST與卡塔尼亞大學將介紹一個采用0.25μm制造工藝的2V CMOS功率放大器，這個GSM功放芯片輸出功率3W，功率附加效率（PAE）達到55%。芯片內置一個回路失配保護機制，功率放大器在全程輸出范圍內支持20:1的負荷VSWR（電壓駐波比）。通過減少回路響應中的低頻極點的數量，該電路可實現速度更快的保護鎖相。ST和Pavia大學還將介紹一個創新的3.2 到7.3GHz的磁調正交振蕩器。因為在低功率條件下頻譜純度很高，正交振蕩器被廣泛用于窄帶無線通信應用。寬帶應用目前采用雙振蕩器，但是，本文描述的振蕩器采用一個基于變壓器磁場控制的調頻方法，允許在一個寬廣的范圍內連續改變頻率。 　　在基帶信號處理研討會上，由ST、CEA-LETI、法國電信研發中心和Mitsubitshi Electric ITE-TCL合作的論文將描述一個集成基帶處理架構的FAUST芯片，該架構的特點是知識產權模塊通過一個異步片上網絡（NoC）相互通信，這個分布式模塊化結構有助于物理實現和電源管理。這個20個節點的片上網絡是采用0.13μm CMOS技術實現的，而且滿足電信系統的100Mb/s需求只需79.5mm。 　　在主題為鄰近數據和功率傳送的研討會上，ST、意大利Bologna大學和柏林弗勞恩霍夫IZM組成的研究小組將展示一個通過容性互連電路提供三維（3D）片對片數據傳輸的單向和雙向異步發射和接收電路?；陔娙蓠詈系?D非接觸式數據通信是一項前景非常好的技術，能夠很好地解決當前系統芯片因為電路互連問題而受到的制約。本篇論文提出的通信解決方案的單位面積數據傳輸速率高于22Mb/s/μm2 ，功耗低于80μW/Gb/s，這是當前的解決方案無法達到的。 　　在傳感器與MEMS研討會上，一篇由ST、Lecce大學、Pavia大學和意大利研究協會CNR-IMM合著的論文將論述一個完整的CMOS集成微系統，用于檢測地球磁場的方向（全量程數值大約是60μT）。該系統在測量角度上實現4°精度，提供一個數字輸出。在±60μT范圍內，系統響應呈線性，全量程最大非線性誤差大約是3%。 　　在模擬器件和電源管理技術研討會上，ST和意大利Brescia大學將發布一個新的非易失性存儲器電荷泵架構。與當今最先進的架構相比，ST的電荷泵的主要優點是消除了電壓閾值降，兼容低壓器件和高頻時鐘信號，功率效率更高，無需在標準CMOS制造工藝中引入高壓晶體管。 　　在無線系統發展趨勢研討會上，一篇由ST研究人員和法國IEMN/ISEN, Lille合著的論文將論述一個含有倒裝片安裝的BAW（聲體波）諧振器的2GHz 0.25μm SiGe BiCMOS振蕩器。這個電路在100kHz載波偏差時實現相噪-124dBc/Hz，同時在一個占位面積0.043mm2的IC中，功耗僅為12mW。 　　在非易失性存儲器研討會上，ST將宣布一個采用65nm技術的基于時間域電壓上升讀概念的1.8V 1Gb 2b/單元NOR閃存。編程方法、架構和算法使編程速度達到2.25MB/s，同時讀機制實現70ns隨機存取時間，通過DDR接口的讀吞吐量達到400MB/s。這個創新電路使NOR閃存的讀寫速度達到空前水平，如此高的吞吐量特別適合無線應用。