旁路電容的核心作用，濾除高頻噪聲，在電源網絡中，集成電路開關動作或信號跳變會產生高頻噪聲(如振鈴、毛刺)。旁路電容通過提供低阻抗路徑(理想情況下阻抗$Z=1/(2πfC)$)，將噪聲能量直接導入地平面，避免干擾其他電路模塊。例如，數字IC的電源引腳通常并聯0.1μF電容，可有效濾除100MHz以下的噪聲(參考Murata技術手冊)。

　　穩定局部電壓，當負載電流突變時(如CPU瞬間高負載)，電源線因寄生電感(典型值1-10nH/cm)會產生電壓跌落。旁路電容作為“微型儲能單元”，可在μs級時間內釋放電荷補償壓降。例如，FPGA供電推薦每電源引腳配置10μF+0.1μF組合電容(Xilinx UG-583)。

　　關閉PMOS管，這一動作不會導致脈沖噪聲的產生，因為在此之前PMOS管一直處于打開狀態且沒有電流流過的。同時打開NMOS管，這時傳輸線、地平面、封裝電感Lg以及NMOS管形成一回路，有瞬間電流流過開關B，這樣在芯片內部的地結點處產生參考電平點被抬高的擾動。該擾動在電源系統中被稱之為地彈噪聲(Ground Bounce，我個人讀著地tan)。

　　實際電源系統中存在芯片引腳、PCB走線、電源層、底層等任何互聯機都存在一定電感值，因此上面就IC級分析的SSN和地彈噪聲在進行Board Level分析時，以同樣的方式存在，而不僅僅局限于芯片內部。就整個電源分布系統來說(Power Distribute System)來說，這就是所謂的電源電壓塌陷噪聲。因為芯片輸出的開關操作以及芯片內部的操作，需要瞬時的從電源抽取較大的電流，而電源特性來說不能快速響應該電流變化，高速開關電源開關頻率也僅有MHz量級。為了保證芯片附近電源在線的電壓不至于因為SSN和地彈噪聲降低超過器件手冊規定的容限，這就需要在芯片附近為高速電流需求提供一個儲能電容，這就是我們所要的退耦電容。

　　所以電容重要分布參數的有三個：等效串聯電阻ESR 等效串聯電感ESL 、等效并聯電阻EPR Rp 。其中最重要的是ESR、 ESL，實際在分析電容模型的時候一般只用RLC簡化模型，即分析電容的C、ESR、ESL。因為寄生參數的影響，尤其是ESL的影響，實際電容的頻率特性表現出阻抗和頻率成“V”字形的曲線，低頻時隨頻率的升高，電容阻抗降低;當到最低點時，電容阻抗等于ESR;之后隨頻率的升高，阻抗增加，表現出電感特性(歸功于ESL)。因此對電容的選擇需要考慮的不僅僅是容值，還需要綜合考慮其他因素。

　　所有考慮的出發點都是為了降低電源地之間的感抗(滿足電源最大容抗的條件下)，在有瞬時大電流流過電源系統時，不至于產生大的噪聲干擾芯片的電源地引腳。

　　電容的頻率特性

　　當頻率很高時，電容不再被當做集總參數看待，寄生參數的影響不可忽略。寄生參數包括Rs，等效串聯電阻(ESR)和Ls等效串聯電感(ESL)。電容器實際等效電路，其中C為靜電容，1Rp為泄漏電阻，也稱為絕緣電阻，值越大(通常在GΩ級以上)，漏電越小，性能也就越可靠。因為Pp通常很大(GΩ級以上)，所以在實際應用中可以忽略，Cda和Rda分別為介質吸收電容和介質吸收電阻。介質吸收是一種有滯后性質的內部電荷分布，它使快速放電后處于開路狀態的電容器恢復一部分電荷。

　　工作原理與頻率特性

　　1. 容抗與頻率的關系

　　旁路電容的阻抗隨頻率升高而降低，但在自諧振頻率(SRF)后因寄生電感(ESL)影響會轉為感性。例如：

　　- 0805封裝的0.1μF MLCC電容，SRF約20MHz(ESL約1nH)

　　- 相同封裝1μF電容的SRF降至5MHz(TDK參數手冊)。

　　2. 多電容并聯策略

　　為覆蓋寬頻段噪聲，常采用“大容量+小容量”組合：

　　- 10μF鋁電解電容：處理1kHz以下低頻紋波

　　- 0.1μF陶瓷電容：抑制10-100MHz噪聲

　　- 1nF高頻電容：針對GHz級干擾(如射頻電路)。

　　三、選型與布局要點

　　1. 關鍵參數選擇

　　- 容值：數字電路常用0.01-0.1μF，射頻電路需pF級

　　- 耐壓：至少為電源電壓1.5倍(如5V系統選10V規格)

　　- 材質：高頻場景優選NP0/C0G陶瓷(容溫穩定性±30ppm/℃)。

　　2. PCB布局規范

　　- 盡量靠近IC電源引腳(距離<3mm)

　　- 優先使用短而寬的走線以降低ESL

　　- 避免過孔打斷回流路徑(參考Intel PCB設計指南)。

　　儲能原理：電解電容普遍具備儲能功能。針對特定儲能需求的電容，其儲能機制主要基于雙電層電容和法拉第電容，即超級電容儲能。超級電容器，作為利用雙電層原理的電容器，在施加外加電壓時，正電極和負極板會分別存儲正負電荷，形成電場。在電場作用下，電解液與電極間的界面會產生相反的電荷，以維持電解液的內電場平衡。這些正負電荷在兩極板的接觸面上以極短的間隙排列在相反位置，構成雙電層，從而顯著增加電容量。

　　電容器旁路的基本原理，電容器旁路是一種將電容器串聯在電路元件旁邊的電路設計技術，它可以使電流更加順暢地通過電路。當電路中出現高頻噪聲時，電容器旁路還具有減弱電磁干擾的作用。

　　電容器旁路的基本原理是利用電容器的等效電路模型消除高頻信號，提高電路的工作穩定性。電容器旁路可以有效地減少高頻噪聲對信號的影響，提高電路的抗干擾能力。

　　電容器旁路在電源濾波中常用于實現對電源噪聲的抑制，提高設備的電源穩定性。電源濾波電路通常是將電容器和電感器組成的低通濾波器，將高頻噪聲進行濾波，以保證設備正常工作。模擬電路中的電容器旁路，在模擬電路中，電容器旁路主要用于減弱高頻信號，保持信號的完整性。當信號電路需要抑制高頻噪聲時，可以在輸入端、輸出端或信號通路中串聯電容器旁路，減弱或消除高頻噪聲對信號的干擾。

　　數字電路中的電容器旁路，在數字電路中，電容器旁路主要用于抑制電源中的高頻噪聲，保持電路的穩定性。在數字電路晶片中，電容器旁路通常是由一個電容器和一個電阻器組成的低通濾波電路，以消除電源中的高頻噪聲。

　　放大器設計中的電容器旁路，在放大器設計中，電容器旁路常用于減弱設備的噪聲信號，提高信號的純度。在放大器輸入后級和輸出后級中插入電容器旁路，可以減弱電源噪聲對信號的影響，提高放大器的性能。