摘 要：本文設計并實現了一種基于PCI總線的高速數據采集系統，主要包括模擬輸入、采集、數據傳輸存儲以及計算機接口等部分。此系統可用于對雷達信號進行實時的高速采集，其性能和指標均滿足要求。 關鍵詞：高速數據采集 A/D 轉換 PCI總線 0 引言 　　高速數據采集系統作為現代信號處理與信息處理的基礎，近年來隨著新的A/D器件的不斷推出而得到了較大的發展。但通用型高速數據采集系統昂貴的產品價格讓人望而生畏。因而，尋找一種使用方便的A/D轉換器件，通過簡單的電路設計來獲得性能優良的高速數據采集系統一直是工程設計中追求的目標。本文介紹了一種高速數據采集系統，可以對一般雷達頻率信號進行數據采集，并且實現與微機接口，便于對采集信號的后期處理。 1 系統功能及結構 　　本系統是基于雷達頻率信號的采集，其設計指標如下： 　　a. 數據采集精度為12bits，數據采樣率為10MHz; 　　b. 信號預處理配置靈活，能夠適用多種形式的模擬信號輸入; 　　c. 通過PCI總線與計算機高速接口; 　　d. 采用高速大容量緩存; 　　e. 系統控制邏輯由CPLD完成; 　　f. 系統穩定，可靠; 　　從信號處理角度看，10MHz速度基本滿足大多數雷達信號處理的要求;12位精度足夠保證雷達信號處理，例如動目標檢測的要求。 　　系統結構框圖如圖1： [align=center] 圖1：系統結構框圖[/align] 　　系統主要包括緩沖放大、A/D轉換、數據鎖存、FIFO緩存、PCI總線控制及CPLD控制等幾個部分。 2 緩沖放大與A/D變換 　　模擬信號預處理是影響系統性能的一個重要因素，設計時必須考慮兩方面的問題：1.保證信號質量，提高信噪比，盡量減少畸變。2.將信號變換成適合ADC處理的幅度并提供足夠的驅動能力。由于考慮到高速高精度的技術指標，使用AD公司的AD8011作為高分辨率ADC緩沖器是比較合適的一種選擇，因為它具有快速建立時間、寬帶、低失真和單位帶寬增益高等特點。 　　AD9220是美國模擬器件公司（ANALOG DEVICES COMPANY,簡稱AD）生產的高性能、單電源10MHz,12位模數轉換器。它采用低成本、高速度的CMOS處理技術新穎的結構以在小功耗情況下仍能達到較高的轉換速度。它是一個完整的單片ADC電路，片內帶有高性能、低噪聲的跟蹤/保持放大器和一個可編程電壓基準源。為了滿足應用中對直流精度和溫度漂移要求，也允許外接基準點源。AD9220具有四級流水線結構，輸出還有誤差校正，以保證在全部工作溫度范圍內具有10MHz采樣速率和12位精度，不丟碼，并且還有一位溢出標志。此外，單片結構也提高了可靠性進而能改善系統的可靠性并降低設計成本。AD9220原理圖、時序圖如圖3、圖4所示： [align=center] 圖3：AD9220原理圖[/align] [align=center] 圖4：AD9220定時關系[/align] 3 PCI總線控制器 　　基于微機的數據采集、處理系統中，計算機接口卡是其中的關鍵硬件設備。然而由于PCI總線協議的復雜性，PCI接口卡的設計是一項難度非常大的工作。但如果采用專用的PCI接口芯片，則設計就可以避開復雜的PCI總線協議，大大縮短系統開發周期。 　　PCI總線是一個AD、C/BE#復用的總線。它采用主從信號雙向握手的方式來控制數據的傳輸，其接口電路的設計與傳統總線接口電路的設計沒有多大區別。一般來說，一個PCI接口電路應當完成以下功能：a.地址譯碼及命令譯碼。B.地址產生電路。C.控制信號的產生。AMCC公司的S5933總線控制器是一種功能強大、使用靈活的總線控制芯片。它符合PCI局部總線規范2.1版，可作為PCI總線從設備（SLAVE）,實現基本的傳送要求;也可作為PCI總線的主設備（MASTER）,訪問其他PCI總線設備。S5933其峰值數據傳送速率可達132MB/s。S5933提供了三種物理總線接口：PCI總線接口、ADD-ON總線接口及外部配置存儲器接口。數據傳送可以在PCI與ADD-ON總線之間進行，也可以在PCI總線與外部配置寄存器之間進行。PCI與ADD-ON總線之間的數據傳輸可以通過三種通道來實現：郵箱寄存器通道（MAILBOX）、FIFO通道和PASS-THRU通道。 　　S5933提供兩個單獨的 FIFO數據通道,分別實現從PCI到ADD-ON和ADD-ON到PCI的數據傳輸。這兩個FIFO均支持PCI總線主設備操作，支持數據突發傳送。在本系統中，我們利用了S5933的ADD_ON TO PCI FIFO通道，通過ADD-ON總線啟動S5933的總線控制功能。并可以通過外加級聯FIFO緩存來增加S5933內部FIFO的深度。 　　外部FIFO選用的是IDT公司的IDT732653。ADD-ON接口設置為同步傳輸，時鐘為33MHz。系統中，先進先出緩存采用了IDT公司的單片、高速、低功耗CMOS雙向FIFO IDT723653。該FIFO的雙口時鐘可以同步，也可以異步。傳輸控制選用ALTERA公司的EPM7128來實現對數據傳輸邏輯控制。 　　S5933初始化是由配置存儲器在系統配置周期自動加載，在本系統中我們利用并行29C512存儲器作為S5933的配置存儲器。 4 控制塊與CPLD設計 　　系統時序仿真如圖5： [align=center] 圖5：系統仿真時序圖[/align] 　　其中，WRFULL為S5933內部FIFO滿信號，高電平有效。BPCLK為S5933緩沖時鐘輸出。AF為FIFO可編程ALMOST FULL信號，低電平有效。AE為FIFO可編程ALMOST EMPTY信號，低電平有效。 　　在本設計中，S5933內部FIFO寫采用的是同步工作方式，故WRFIFO為S5933內部FIFO寫使能。LE1為鎖存器1時鐘，LE2為鎖存器2時鐘，OE為LE1、LE2鎖存輸出使能，低電平有效。CLKA,CLKB,ADCLK分別為FIFO PORTA,PORTB時鐘和采集轉換時鐘輸出。FIFOENA、FIFOENB分別為FIFO端口A和B寫入和輸出數據使能。在本設計中，外部FIFO兩個端口基于不同時鐘進行工作。具體數據傳輸實現如下：A端口時鐘與A/D轉換時鐘同步。每兩次轉換數據通過鎖存器LE1，LE2鎖存以后通過使能OE，FIFOENA一起送到FIFO。B端口時鐘采用BPCLK。當AF有效，WRFULL無效時，使能FIFOENB,WRFIFO信號。外部FIFO向S5933寫數據，直到WRFULL有效或AE有效。 　　在本系統中，整個數據傳輸通過DMA方式將數據傳送到系統內存，不需CPU干預，完全由硬件實現，提高了數據傳送的效率。為充分利用總線帶寬，提高PCI數據傳輸速率，采用了兩個16位數據鎖存器，將AD變換以后的數據合成32位數據。數據經FIFO緩存后由PCI接口芯片AMCC S5933送入內存。 5 結束語 　　本系統適用于雷達信號的采集處理系統，利用PCI總線的高速特性，實現了數據實時采集、傳輸和存儲，有效的解決了高速數據采集系統中的數據傳輸和存儲等問題，其各項性能指標滿足雷達信號處理需求。 參考文獻： 　　[1] 沈蘭蓀.高速數據采集系統的原理與應用.北京：電子郵電出版社 ，1995 　　[2] [美] Tom Shanley ，Don Anderson，劉暉等譯.PCI系統結構 .北京：電子工業出版社，2000.7 　　[3] AMCC公司S5933 Data Book 　　[4] ALTERA公司產品手冊 　　[5] AD公司AD9220 Data Book